

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2003-044272

(43)Date of publication of application : 14.02.2003

(51)Int.Cl.

G06F 9/30

G06F 9/38

G06F 15/16

(21)Application number : 2001-235388

(71)Applicant : SEIKO EPSON CORP

(22)Date of filing : 02.08.2001


(72)Inventor : ISOMURA MASAICHI

(54) PROCESSOR, DATA TYPE SPECIFYING METHOD, DATA LOADING METHOD, COMPUTING METHOD, DATA TYPE UPDATING METHOD AND INSTRUCTION PROGRAM

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce the number of SIMD type instructions without damaging the diversity of arithmetic functions.

SOLUTION: An instruction decoder 5 discriminates a data type from a loading instruction and stores the data type in data type storage area 3a to 3c corresponding to registers 2a to 2c storing data. An SIMD computing element 4 determines the type of the data to be a computation object on the basis of the data stored in the data type storage areas 3a to 3c.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

* NOTICES *

JPO and NCIPi are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] The data memory which memorizes data, and the input register which loads the data specified by the load instruction from said data memory, A data-type assignment means to specify the data type of the data specified by said load instruction, The data-type storage region which said input register is made to correspond and memorizes the data type specified with said data-type assignment means, The processor characterized by having the computing element which calculates the data loaded to said input register based on the data type memorized in said data-type storage region.

[Claim 2] The data memory which memorizes data, and the input register which loads the data specified by the load instruction from said data memory, A data-type assignment means to specify the data type of the data specified by said load instruction, The 1st data-type storage region which said input register is made to correspond and memorizes the data type specified with said data-type assignment means, The computing element which calculates the data loaded to said input register based on the data type memorized in said data-type storage region, The processor characterized by having the output register which memorizes the result of an operation of the data based on said computing element, and the 2nd data-type storage region which the data type corresponding to the result of an operation of said data is made to correspond to said output register, and memorizes it.

[Claim 3] The processor characterized by having an operation means to calculate the input register which memorizes the data with which data types differ, and the data with which said data types differ, and the output register which memorizes the result of an operation by said operation means.

[Claim 4] The data-type specification method characterized by specifying the data type of a SIMD mold instruction by the load instruction.

[Claim 5] Said load instruction is a data-type specification method according to claim 4 characterized by being prepared for every data type.

[Claim 6] The data load approach characterized by having the step which loads the data specified by the load instruction to a register, and the step which said register is made to correspond and memorizes the data type corresponding to said loaded data.

[Claim 7] The operation approach characterized by having the step which loads the data specified by the load instruction to an input register, the step which said input register is made to correspond and memorizes the data type corresponding to said loaded data, the step which inputs into a computing element the data loaded to said input register with said data type, and the step which calculates said data based on said data type.

[Claim 8] The step which loads the data specified by the load instruction to an input register, The step which said input register is made to correspond and memorizes the data type corresponding to said loaded data, The step which inputs into a computing element the data loaded to said input register with said data type, The step which calculates said data based on said data type, The renewal approach of a data type characterized by having the step which memorizes the result of an operation of said data to an output register, and the step which the data type corresponding to the result of an operation of said data is made to correspond to said output register, and memorizes it.

[Claim 9] The instruction program characterized by making a computer perform the step which specifies the data type of a SIMD mold instruction by the load instruction, the step which loads the data specified by said load instruction to a register, and the step which said register is made to correspond and memorizes the data type specified by said load instruction.

[Claim 10] The step which specifies the data type of a SIMD mold instruction by the load instruction, The step which loads the data specified by said load instruction to a register, The step which said register is

made to correspond and memorizes the data type specified by said load instruction, The instruction program characterized by making a computer perform the step which inputs into a computing element the data loaded to said register with said data type, and the step which makes data processing perform to said computing element based on said data type.

[Claim 11] The step which specifies the data type of a SIMD mold instruction by the load instruction, The step which loads the data specified by said load instruction to an input register, The step which said input register is made to correspond and memorizes the data type specified by said load instruction, The step which inputs into a computing element the data loaded to said input register with said data type, The step which makes data processing perform to said computing element based on said data type, The instruction program characterized by making a computer perform the step which memorizes said data-processing result to an output register, and the step which the data type corresponding to said data-processing result is made to correspond to said output register, and memorizes it.

[Translation done.]

* NOTICES *

JPO and NCIPi are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention] Especially this invention is applied to a SIMD (Single Instruction Multi Data) mold processor about a processor, a data-type specification method, the data load approach, the operation approach, the renewal approach of a data type, and an instruction program, and is suitable.

[0002]

[Description of the Prior Art] In the conventional processor, in order to raise data processing capacity, there are some which adopted SIMD mold data format. In this SIMD mold processor, the SIMD mold operation instruction for making two or more data process with one instruction is prepared, and the SIMD mold parallel operation machine for executing this SIMD mold operation instruction is formed.

[0003] Ultra which has the Pentium (trademark) processor which adopted the MMX technology of for example, U.S. Intel, and a VIS instruction of the U.S. Sun Microsystem company as such a SIMD mold processor There is a Sparc processor etc. Drawing 6 is drawing showing the data type of the conventional MMX technology. In drawing 6, four kinds of data format, pack DOBAITO (eight 8 bit data) of drawing 6 (a), pack DOWADO (four 16 bit data) of drawing 6 (b), the PAKKUDO double word (two 32 bit data) of drawing 6 (c), and the quad WORD (one 64 bit data) of drawing 6 (d), is prepared as a data format stored in a 64-bit MMX register.

[0004] Thus, in a SIMD mold processor, two or more data format stored in a register exists. For this reason, in order to perform the SIMD operation of such data, the SIMD mold instruction is prepared for every data type. For example, by MMX technology, in order to perform addition, the add instruction is prepared for three kinds of every data types, pack DOBAITO of drawing 6 (a), pack DOWADO of drawing 6 (b), and the PAKKUDO double word of drawing 6 (c). Moreover, if the addition with SACHURESHON which prevents the underflow of the result of an operation and overflow is included, seven kinds of instructions are prepared only by the add instruction. Furthermore, it is prepared for every data type also about the instruction of not only addition but subtraction, multiplication, a shift, etc.

[0005] For this reason, much instructions were defined by the conventional SIMD mold processor in order to execute a SIMD mold instruction.

[0006]

[Problem(s) to be Solved by the Invention] However, since many numbers of bits needed to be assigned to the operand for distinguishing these instructions when the number of instructions increased, the whole instruction code increased and there was a problem that the code effectiveness of a program fell. Drawing 7 is drawing showing an example of the conventional instruction code.

[0007] In drawing 7, instruction code consists of 32 bits and can specify Operand OP, an output register rt, and input registers rs and rd by this instruction code. Here, if the number of instructions increases, many numbers of bits will be needed for Operand OP, and the whole instruction code will increase.

[0008] On the other hand, although there is also the approach of offsetting the increment of the number of bits of Operand OP by reducing the number of bits assigned to an output register rt and input registers rs and rd in order to prevent decline in the code effectiveness of a program, the degree of freedom of a register select is restrained by this approach. Then, the purpose of this invention is offering the processor which can reduce the number of instructions of a SIMD mold instruction, a data-type specification method, the data load approach, the operation approach, the renewal approach of a data type, and an instruction program, without spoiling the versatility of a calculation function.

[0009]

[Means for Solving the Problem] In order to solve the technical problem mentioned above, according to

the processor according to claim 1 The data memory which memorizes data, and the input register which loads the data specified by the load instruction from said data memory, A data-type assignment means to specify the data type of the data specified by said load instruction, The data-type storage region which said input register is made to correspond and memorizes the data type specified with said data-type assignment means, It is characterized by having the computing element which calculates the data loaded to said input register based on the data type memorized in said data-type storage region.

[0010] Thereby, only by preparing a load instruction for every data type, since it becomes possible to distinguish a data type and it becomes unnecessary to prepare the instruction corresponding to a data type for every operation classification, it becomes possible to reduce the number of instructions of a SIMD mold instruction. Furthermore, a computing element only refers to a data-type storage region, becomes possible [distinguishing the data type of the data used as the candidate for an operation], and it becomes possible [performing various operations with the small number of instructions] from it becoming possible to perform the operation according to a data type, without giving a different instruction for every data type.

[0011] Moreover, the data memory which memorizes data according to the processor according to claim 2, The input register which loads the data specified by the load instruction from said data memory, A data-type assignment means to specify the data type of the data specified by said load instruction, The 1st data-type storage region which said input register is made to correspond and memorizes the data type specified with said data-type assignment means, The computing element which calculates the data loaded to said input register based on the data type memorized in said data-type storage region, It is characterized by having the output register which memorizes the result of an operation of the data based on said computing element, and the 2nd data-type storage region which the data type corresponding to the result of an operation of said data is made to correspond to said output register, and memorizes it.

[0012] When this becomes possible to update a data type according to the result of an operation and a data type changes by data processing, whenever it can maintain the adjustment of a data type and operation instruction is executed, the need of respecifying a data type can be abolished. Moreover, according to the processor according to claim 3, it is characterized by having an operation means to calculate the input register which memorizes the data with which data types differ, and the data with which said data types differ, and the output register which memorizes the result of an operation by said operation means.

[0013] It becomes possible to increase the variation of a SIMD operation, without this becoming possible [defining an operation based on the combination of a data type], and making the number of instructions increase. Moreover, according to the data-type specification method according to claim 4, it is characterized by specifying the data type of a SIMD mold instruction by the load instruction.

[0014] Since it becomes possible to distinguish a data type and it becomes unnecessary to prepare the instruction corresponding to a data type for every operation classification by this in case data are loaded to a register, it becomes possible to reduce the number of instructions of a SIMD mold instruction.

Moreover, according to the data-type specification method according to claim 5, it is characterized by preparing said load instruction for every data type.

[0015] Thereby, without preparing the instruction corresponding to a data type for every operation classification, it becomes possible to distinguish a data type and it becomes possible to reduce the number of instructions of a SIMD mold instruction. Moreover, according to the data load approach according to claim 6, it is characterized by having the step which loads the data specified by the load instruction to a register, and the step which said register is made to correspond and memorizes the data type corresponding to said loaded data.

[0016] In case this incorporates the data loaded to the register, the data type can also be incorporated to coincidence, and since it becomes possible to perform the operation according to a data type only by giving a single instruction, it becomes possible to reduce the number of instructions of a SIMD mold instruction. Moreover, it is characterized by to have the step which loads the data specified by the load instruction to an input register, the step which said input register is made to correspond and memorizes the data type corresponding to said loaded data, the step which inputs into a computing element the data loaded to said input register with said data type, and the step which calculates said data based on said data type according to the operation approach according to claim 7.

[0017] It becomes possible only by this preparing a load instruction for every data type to distinguish a data type, and while becoming possible to reduce the number of instructions of a SIMD mold instruction, it becomes possible from it becoming possible to perform the operation according to a data type only by giving a single instruction to perform various operations with the small number of instructions.

[0018] Moreover, the step which loads the data specified by the load instruction to an input register

according to the renewal approach of a data type according to claim 8, The step which said input register is made to correspond and memorizes the data type corresponding to said loaded data, The step which inputs into a computing element the data loaded to said input register with said data type, It is characterized by having the step which calculates said data based on said data type, the step which memorizes the result of an operation of said data to an output register, and the step which the data type corresponding to the result of an operation of said data is made to correspond to said output register, and memorizes it.

[0019] This becomes possible [updating a data type according to the result of an operation], and when a data type changes by data processing, the adjustment of a data type can be maintained. Moreover, according to the instruction program according to claim 9, it is characterized by making a computer perform the step which specifies the data type of a SIMD mold instruction by the load instruction, the step which loads the data specified by said load instruction to a register, and the step which said register is made to correspond and memorizes the data type specified by said load instruction.

[0020] Since it becomes possible to distinguish a data type and it becomes unnecessary to prepare the instruction corresponding to a data type for every operation classification by this in case data are loaded to a register, it becomes possible to reduce the number of instructions of a SIMD mold instruction.

Moreover, the step which specifies the data type of a SIMD mold instruction by the load instruction according to the instruction program according to claim 10, The step which loads the data specified by said load instruction to a register, The step which said register is made to correspond and memorizes the data type specified by said load instruction, It is characterized by making a computer perform the step which inputs into a computing element the data loaded to said register with said data type, and the step which makes data processing perform to said computing element based on said data type.

[0021] It becomes possible only by this preparing a load instruction for every data type to distinguish a data type, and while becoming possible to reduce the number of instructions of a SIMD mold instruction, it becomes possible from it becoming possible to perform the operation according to a data type only by giving a single instruction to perform various operations with the small number of instructions.

[0022] Moreover, the step which specifies the data type of a SIMD mold instruction by the load instruction according to the instruction program according to claim 11, The step which loads the data specified by said load instruction to an input register, The step which said input register is made to correspond and memorizes the data type specified by said load instruction, The step which inputs into a computing element the data loaded to said input register with said data type, The step which makes data processing perform to said computing element based on said data type, It is characterized by making a computer perform the step which memorizes said data-processing result to an output register, and the step which the data type corresponding to said data-processing result is made to correspond to said output register, and memorizes it.

[0023] This becomes possible [updating a data type according to the result of an operation], and when a data type changes by data processing, the adjustment of a data type can be maintained.

[0024]

[Embodiment of the Invention] Hereafter, the processor concerning the operation gestalt of this invention is explained, referring to a drawing. Drawing 1 is the block diagram showing the outline configuration of the processor concerning the 1st operation gestalt of this invention.

[0025] In drawing 1, data are stored in data memory 1, according to a load instruction, data are loaded to a register file 2, or the data of a register file 2 are stored. While Registers 2a-2c are formed, the data-type storage region 3 is established in the register file 2. Here, the data-type storage region 3 is established in every register 2a - 2c, and the data-type storage regions 3a-3c are formed corresponding to these registers 2a-2c.

[0026] Drawing 2 is drawing showing the example of a configuration of the registers 2a-2c concerning the 1st operation gestalt of this invention. In drawing 2, the 32-bit data storage area 11 is established in Registers 2a-2c, and the data-type storage region 12 for 2 bits is added to the data storage area 11.

[0027] Here, as a data type, four kinds, 4 8 bits packed data, 2 16 bits packed data, 32-bit data, and floating a small number of point format data, are established, and "11" is assigned to 4 8-bit packed data to "10" and floating a small number of point format data as discernment data for identifying a data type at "00" and 2 16-bit packed data at "01" and 32-bit data.

[0028] When 4 8-bit packed data are stored in a data storage area 11, and in the data-type storage region 12 When "00" is stored corresponding to the data storage area 11 and 2 packed data which are 16 bits are stored in a data storage area 11, in the data-type storage region 12 When "01" is stored corresponding to the data storage area 11 and the data which are 32 bits are stored in a data storage area 11, in the data-type

storage region 12 When "10" is stored corresponding to the data storage area 11 and floating a small number of point format data are stored in a data storage area 11, "11" is stored in the data-type storage region 12 corresponding to the data storage area 11.

[0029] The SIMD computing element 4 is connected to the register file 2, the data-type storage region 3, and the instruction decoder 5. And the data memorized by the register file 2 are read with the data type memorized in the data-type storage region 3, and the operation according to the data type is performed. And while outputting the result of an operation to a register file 2, the data type corresponding to the result of an operation is outputted to the data-type storage region 3.

[0030] An instruction decoder 5 generates the control signal which controls a register file 2, the data-type storage region 3, and the SIMD computing element 4 based on the instruction code read from program memory 6. Instruction code is stored in program memory 6, and instruction code is outputted to an instruction decoder 5. Here, a load instruction is prepared for every data type.

[0031] Drawing 3 is drawing showing an example of the instruction concerning the 1st operation gestalt of this invention. In drawing 3, as for a load instruction, four kinds of instructions LDPB, LDPW, and LDDW and LDFS are prepared corresponding to 4 [8-bit] of drawing 2 packed data, 2 16 bits packed data, 32-bit data, and floating a small number of point format data. Moreover, operation instruction, such as addition and subtraction, is prepared common to a different data type.

[0032] Next, actuation of the processor of drawing 1 is explained. If a load instruction is read from program memory 6, (**) and an instruction decoder 5 will decode a load instruction. And the data read from data memory 1 are stored in the registers 2a-2c specified by (**) and the load instruction (**). Here, a load instruction is prepared for every data type, and an instruction decoder 5 distinguishes a data type from a load instruction. And the data-type storage regions 3a-3c corresponding to the registers 2a-2c with which data were memorized are made to memorize the data type (**).

[0033] For example, the mnemonic of a load instruction is LDPB of drawing 3, by this load instruction, supposing register 2a in a register file 2 is specified as an input register, by decoding this mnemonic LDPB, the data used as the candidate for a load will distinguish an instruction decoder 5 from 4 8-bit packed data of drawing 2, and it will acquire "00" as discernment data of that data type.

[0034] And an instruction decoder 5 makes data-type storage region 3a prepared corresponding to this register 2a memorize "00" while it makes these 4 8-bit packed data read from data memory 1 and making register 2a of a register file 2 memorize it. This becomes possible to distinguish the data type of the data memorized by Registers 2a-2c only by preparing a load instruction for every data type.

[0035] Next, if operation instruction is read from program memory 6, (**) and an instruction decoder 5 will decode the operation instruction, and will output a control signal to the SIMD computing element 4 (**). If a control signal is outputted from an instruction decoder 5, the SIMD computing element 4 will incorporate a data type from the data-type storage regions 3a-3c corresponding to (**) and its registers 2a-2c while incorporating data from the registers 2a-2c specified there (**). And while performing the SIMD operation of the data according to the data type and storing the result of an operation in the specified registers 2a-2c, (**) and the data-type storage regions 3a-3c corresponding to the registers 2a-2c of the output destination change are made to memorize a data type (round head 10).

[0036] For example, an add instruction shall be read from program memory 6, register 2a in a register file 2 and 2b shall be specified as an input register by this add instruction, and register 2c shall be specified as an output register. In this case, an instruction decoder 5 specifies register 2a and 2b as an input register, and specifies register 2c as an output register while it performs addition directions to the SIMD computing element 4.

[0037] The SIMD computing element 4 reads a data type from the data-type storage regions 3a and 3b corresponding to register 2a and 2b while reading data from register 2a and 2b, if register 2a and 2b are specified as an input register. And the SIMD computing element 4 outputs a data type to data-type storage region 3c corresponding to that register 2c while it adds the data of register 2a and 2b and outputs that addition result to register 2c according to this data type.

[0038] Here, operation instruction is prepared common to a data type, and an instruction decoder 5 sends the signal which directs an input register and an output register to a register file 2 while sending only directions of addition, multiplication, etc. to the SIMD computing element 4, if operation instruction is sent from program memory 6. And the SIMD computing element 4 judges the data type of the data used as the candidate for an operation based on the data memorized in the data-type storage regions 3a-3c rather than judges the data type of the data used as the candidate for an operation based on directions of the operation from an instruction decoder 5.

[0039] It becomes possible for it to become unnecessary to prepare the instruction corresponding to a data

type for every operation classification, such as addition, subtraction, and multiplication, and to reduce the number of instructions of a SIMD mold instruction by this. In addition, you may make it not only to specify the data type memorized in the data-type storage region 3 by the load instruction, but update it based on the result of an operation by the SIMD computing element 4.

[0040] Drawing 4 is drawing showing the updating approach of the data type concerning the 2nd operation gestalt of this invention. In drawing 4, while data-type discernment data "01" are memorized by data-type storage region 12a while 2 16-bit packed data a0 and a1 are memorized by data storage area 11a, and 2 16-bit packed data b0 and b1 are memorized by data storage area 11b, data-type discernment data "01" shall be memorized by data-type storage region 12b, and the multiplication of these data shall be performed.

[0041] In this case, while 32-bit data are generated by the multiplication of a0 and b0 and multiplication result $a0 \times b0$ [those 32 bits] is memorized by data storage area 11c, 32-bit data are generated by the multiplication of a1 and b1, and multiplication result $a1 \times b1$ [those 32 bits] is memorized at 11d of data storage areas. Here, since the data with which the data memorized in data storage areas 11a and 11b are memorized in 2 16-bit packed data and data storage areas 11c and 11d are 32-bit data, data types differ before and after the operation.

[0042] For this reason, the SIMD computing element 4 updates the data-type discernment data "01" memorized in the data-type storage regions 12a and 12b, and memorizes the data-type discernment data "10" corresponding to 32-bit data in the data-type storage regions 12c and 12d. Without giving a different instruction for every data type by this, when a data type changes according to the result of an operation, it becomes possible to maintain the adjustment of a data type, and it becomes possible only by referring to the data-type storage regions 12c and 12d to perform subsequent processing appropriately.

[0043] Drawing 5 is drawing showing the operation approach concerning the 3rd operation gestalt of this invention. In drawing 5, while the 32-bit data a are memorized by data storage area 21a, 4 8-bit packed data b0, b1, b2, and b3 are memorized by data storage area 21b. Addition with the 32 bits data a and 4 8-bit packed data b0, b1, b2, and b3 is defined as addition with 8 bits and 4 8-bit packed data b0, b1, b2, and b3 of the 32-bit data a, and it enables it to add these data with the SIMD computing element 4 of drawing 1 here.

[0044] And if an add instruction is outputted to the SIMD computing element 4, the SIMD computing element 4 will perform addition with the data a of data storage area 21a, and the data b0, b1, b2, and b3 of data storage area 21b according to the above-mentioned definition. and -- ***** -- as an addition result of data types, if $a+b0$, $a+b1$, $a+b1$, and $a+b1$ are obtained, these addition results will be memorized to data storage area 21c as 4 8-bit packed data.

[0045] Thereby, without increasing the number of instructions, BARIESHON of an operation can be increased and it becomes possible to raise the code effectiveness of a program.

[0046]

[Effect of the Invention] It becomes possible to reduce the number of instructions of a SIMD mold instruction, without according to this invention, becoming possible to distinguish a data type and spoiling the versatility of data processing only by preparing a load instruction for every data type, as explained above.

[Translation done.]


* NOTICES *

JPO and NCIPi are not responsible for any damages caused by the use of this translation.


1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

DRAWINGS

[Drawing 1]




[Drawing 2]




[Drawing 3]

機能	ニーモニック
ロード	LDPB, LDPW, LDDW, LDFS
加算	ADD
減算	SUB
サチュレーション付き加算	ADDS
サチュレーション付き減算	SUBS
⋮	⋮


[Drawing 4]




[Drawing 5]



[Drawing 7]



[Drawing 6]



[Translation done.]

(2)

【特許請求の範囲】

【請求項1】 データを記憶するデータメモリと、
ロード命令で特定されるデータを前記データメモリから
ロードする入力レジスタと、
前記ロード命令で特定されるデータのデータタイプを指
定するデータタイプ指定手段と、
前記データタイプ指定手段で指定されたデータタイプ
を、前記入力レジスタに対応させて記憶するデータタイ
プ記憶領域と、
前記データタイプ記憶領域に記憶されたデータタイプに
基づいて、前記入力レジスタにロードされたデータの演
算を行う演算器とを備えることを特徴とするプロセッ
サ。

【請求項2】 データを記憶するデータメモリと、
ロード命令で特定されるデータを前記データメモリから
ロードする入力レジスタと、
前記ロード命令で特定されるデータのデータタイプを指
定するデータタイプ指定手段と、
前記データタイプ指定手段で指定されたデータタイプ
を、前記入力レジスタに対応させて記憶する第1データ
タイプ記憶領域と、
前記データタイプ記憶領域に記憶されたデータタイプに
基づいて、前記入力レジスタにロードされたデータの演
算を行う演算器と、
前記演算器によるデータの演算結果を記憶する出力レジ
スタと、
前記データの演算結果に対応したデータタイプを、前記
出力レジスタに対応させて記憶する第2データタイプ記
憶領域とを備えることを特徴とするプロセッサ。

【請求項3】 データタイプの異なるデータを記憶する
入力レジスタと、
前記データタイプの異なるデータの演算を行う演算手段
と、
前記演算手段による演算結果を記憶する出力レジスタと
を備えることを特徴とするプロセッサ。

【請求項4】 SIMD型命令のデータタイプをロード
命令により指定することを特徴とするデータタイプ指定
方法。

【請求項5】 前記ロード命令はデータタイプごとに用
意されていることを特徴とする請求項4記載のデータタ
イプ指定方法。

【請求項6】 ロード命令で特定されるデータをレジス
タにロードするステップと、
前記ロードされたデータに対応するデータタイプを、前
記レジスタに対応させて記憶するステップとを備えるこ
とを特徴とするデータロード方法。

【請求項7】 ロード命令で特定されるデータを入力レ
ジスタにロードするステップと、
前記ロードされたデータに対応するデータタイプを、前
記入力レジスタに対応させて記憶するステップと、

前記入力レジスタにロードされたデータを、前記データ
タイプとともに演算器に入力するステップと、
前記データタイプに基づいて、前記データの演算を行う
ステップとを備えることを特徴とする演算方法。

【請求項8】 ロード命令で特定されるデータを入力レ
ジスタにロードするステップと、
前記ロードされたデータに対応するデータタイプを、前
記入力レジスタに対応させて記憶するステップと、
前記入力レジスタにロードされたデータを、前記データ
タイプとともに演算器に入力するステップと、
前記データタイプに基づいて、前記データの演算を行う
ステップと、
前記データの演算結果を出力レジスタに記憶するステッ
プと、
前記データの演算結果に対応したデータタイプを、前記
出力レジスタに対応させて記憶するステップとを備える
ことを特徴とするデータタイプ更新方法。

【請求項9】 SIMD型命令のデータタイプをロード
命令により指定するステップと、
前記ロード命令で特定されるデータをレジスタにロード
するステップと、
前記ロード命令で指定されるデータタイプを、前記レジ
スタに対応させて記憶するステップとをコンピュータに
実行させることを特徴とする命令プログラム。

【請求項10】 SIMD型命令のデータタイプをロード
命令により指定するステップと、
前記ロード命令で特定されるデータをレジスタにロード
するステップと、
前記ロード命令で指定されるデータタイプを、前記レジ
スタに対応させて記憶するステップと、
前記レジスタにロードされたデータを、前記データタイ
プとともに演算器に入力するステップと、
前記データタイプに基づいて、前記演算器に演算処理を
行わせるステップとをコンピュータに実行させることを
特徴とする命令プログラム。

【請求項11】 SIMD型命令のデータタイプをロード
命令により指定するステップと、
前記ロード命令で特定されるデータを入力レジスタにロ
ードするステップと、
前記ロード命令で指定されるデータタイプを、前記入力
レジスタに対応させて記憶するステップと、
前記入力レジスタにロードされたデータを、前記データ
タイプとともに演算器に入力するステップと、
前記データタイプに基づいて、前記演算器に演算処理を
行わせるステップと、
前記演算処理結果を出力レジスタに記憶するステップ
と、
前記演算処理結果に対応したデータタイプを、前記出力
レジスタに対応させて記憶するステップとをコンピュー
タに実行させることを特徴とする命令プログラム。

(3)

3

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、プロセッサ、データタイプ指定方法、データロード方法、演算方法、データタイプ更新方法および命令プログラムに関し、特に、SIMD (Single Instruction Multi Data) 型プロセッサに適用して好適なものである。

【0002】

【従来の技術】従来のプロセッサでは、データ処理能力を向上させるために、SIMD型データ形式を採用したものがある。このSIMD型プロセッサでは、複数のデータの処理を1命令で行わせるためのSIMD型演算命令が用意され、このSIMD型演算命令を実行するためのSIMD型並列演算器が設けられている。

【0003】このようなSIMD型プロセッサとして、例えば、米国インテル社のMMXテクノロジーを採用したペンティアム（登録商標）・プロセッサや、米国サン・マイクロシステム社のVLS命令を持つUltra Sparcプロセッサなどがある。図6は、従来のMMXテクノロジーのデータタイプを示す図である。図6において、例えば、64ビットのMMXレジスタに格納されるデータ形式として、図6 (a) のパックドバイト（8個の8ビットデータ）、図6 (b) のパックドワード（4個の16ビットデータ）、図6 (c) のパックドダブルワード（2個の32ビットデータ）、図6 (d) のクワッドワード（1個の64ビットデータ）の4種類のデータ形式が用意されている。

【0004】このように、SIMD型プロセッサでは、レジスタに格納されるデータ形式が複数存在する。このため、このようなデータのSIMD演算を行うために、SIMD型命令が各データタイプごとに用意されている。例えば、MMXテクノロジーでは、加算を実行するために、図6 (a) のパックドバイト、図6 (b) のパックドワード、図6 (c) のパックドダブルワードの3種類のデータタイプごとに、加算命令が用意されている。また、演算結果のアンダーフローおよびオーバーフローを防ぐサチュレーション付き加算なども含めると、加算命令だけで、7種類の命令が用意されている。さらに、加算だけでなく、減算、乗算、シフトなどの命令について、データタイプごとに用意されている。

【0005】このため、従来のSIMD型プロセッサでは、SIMD型命令を実行するために、数多くの命令が定義されていた。

【0006】

【発明が解決しようとする課題】しかしながら、命令数が増加すると、これらの命令を区別するためのオペランドに多くのビット数を割り当てる必要があることから、命令コード全体が増加し、プログラムのコード効率が低下するという問題があった。図7は、従来の命令コード

4

の一例を示す図である。

【0007】図7において、命令コードは、例えば、32ビットで構成され、この命令コードにより、オペランドOP、出力レジスタrtおよび入力レジスタrs、rdを指定することができる。ここで、命令数が増加すると、オペランドOPに多くのビット数を必要とし、命令コード全体が増加する。

【0008】一方、プログラムのコード効率の低下を防止するため、出力レジスタrtおよび入力レジスタrs、rdに割り当てるビット数を減らすことにより、オペランドOPのビット数の増加分を相殺する方法もあるが、この方法では、レジスタ選択の自由度が制約される。そこで、本発明の目的は、演算機能の多様性を損なうことなく、SIMD型命令の命令数を減らすことが可能なプロセッサ、データタイプ指定方法、データロード方法、演算方法、データタイプ更新方法および命令プログラムを提供することである。

【0009】

【課題を解決するための手段】上述した課題を解決するために、請求項1記載のプロセッサによれば、データを記憶するデータメモリと、ロード命令で特定されるデータを前記データメモリからロードする入力レジスタと、前記ロード命令で特定されるデータのデータタイプを指定するデータタイプ指定手段と、前記データタイプ指定手段で指定されたデータタイプを、前記入力レジスタに対応させて記憶するデータタイプ記憶領域と、前記データタイプ記憶領域に記憶されたデータタイプに基づいて、前記入力レジスタにロードされたデータの演算を行う演算器とを備えることを特徴とする。

【0010】これにより、ロード命令をデータタイプごとに用意するだけで、データタイプを区別することが可能となり、データタイプに対応した命令を演算種別ごとに用意する必要がなくなることから、SIMD型命令の命令数を減らすことが可能となる。さらに、演算器は、データタイプ記憶領域を参照するだけで、演算対象となるデータのデータタイプを判別することが可能となり、データタイプごとに異なる命令を与えることなく、データタイプに応じた演算を行うことが可能となることから、多種多様な演算を少ない命令数で行うことが可能となる。

【0011】また、請求項2記載のプロセッサによれば、データを記憶するデータメモリと、ロード命令で特定されるデータを前記データメモリからロードする入力レジスタと、前記ロード命令で特定されるデータのデータタイプを指定するデータタイプ指定手段と、前記データタイプ指定手段で指定されたデータタイプを、前記入力レジスタに対応させて記憶する第1データタイプ記憶領域と、前記データタイプ記憶領域に記憶されたデータタイプに基づいて、前記入力レジスタにロードされたデータの演算を行う演算器と、前記演算器によるデータの

(4)

5

演算結果を記憶する出力レジスタと、前記データの演算結果に対応したデータタイプを、前記出力レジスタに対応させて記憶する第2データタイプ記憶領域とを備えることを特徴とする。

【0012】これにより、演算結果に応じてデータタイプを更新することが可能となり、演算処理によりデータタイプが変わる場合においても、データタイプの整合性を維持することができ、演算命令が実行されるごとにデータタイプを指定し直す必要をなくすることができる。また、請求項3記載のプロセッサによれば、データタイプの異なるデータを記憶する入力レジスタと、前記データタイプの異なるデータの演算を行う演算手段と、前記演算手段による演算結果を記憶する出力レジスタとを備えることを特徴とする。

【0013】これにより、データタイプの組み合わせに基づいて演算を定義することが可能となり、命令数を増加させることなく、SIMD演算のパリエーションを増やすことが可能となる。また、請求項4記載のデータタイプ指定方法によれば、SIMD型命令のデータタイプをロード命令により指定することを特徴とする。

【0014】これにより、データをレジスタにロードする際に、データタイプを区別することが可能となり、データタイプに対応した命令を演算種別ごとに用意する必要がなくなることから、SIMD型命令の命令数を減らすことが可能となる。また、請求項5記載のデータタイプ指定方法によれば、前記ロード命令はデータタイプごとに用意されていることを特徴とする。

【0015】これにより、データタイプに対応した命令を演算種別ごとに用意することなく、データタイプを区別することが可能となり、SIMD型命令の命令数を減らすことが可能となる。また、請求項6記載のデータロード方法によれば、ロード命令で特定されるデータをレジスタにロードするステップと、前記ロードされたデータに対応するデータタイプを、前記レジスタに対応させて記憶するステップとを備えることを特徴とする。

【0016】これにより、レジスタにロードされたデータを取り込む際に、そのデータタイプも同時に取り込むことができ、単一の命令を与えるだけで、データタイプに応じた演算を行うことが可能となることから、SIMD型命令の命令数を減らすことが可能となる。また、請求項7記載の演算方法によれば、ロード命令で特定されるデータを入力レジスタにロードするステップと、前記ロードされたデータに対応するデータタイプを、前記入力レジスタに対応させて記憶するステップと、前記入力レジスタにロードされたデータを、前記データタイプとともに演算器に入力するステップと、前記データタイプに基づいて前記データの演算を行うステップとを備えることを特徴とする。

【0017】これにより、ロード命令をデータタイプごとに用意するだけで、データタイプを区別することが可

6

能となり、SIMD型命令の命令数を減らすことが可能となるとともに、単一の命令を与えるだけで、データタイプに応じた演算を行うことが可能となることから、多種多様な演算を少ない命令数で行うことが可能となる。

【0018】また、請求項8記載のデータタイプ更新方法によれば、ロード命令で特定されるデータを入力レジスタにロードするステップと、前記ロードされたデータに対応するデータタイプを、前記入力レジスタに対応させて記憶するステップと、前記入力レジスタにロードされたデータを、前記データタイプとともに演算器に入力するステップと、前記データタイプに基づいて前記データの演算を行うステップと、前記データの演算結果を出力レジスタに記憶するステップと、前記データの演算結果に対応したデータタイプを、前記出力レジスタに対応させて記憶するステップとを備えることを特徴とする。

【0019】これにより、演算結果に応じてデータタイプを更新することが可能となり、演算処理によりデータタイプが変わる場合においても、データタイプの整合性を維持することができる。また、請求項9記載の命令プログラムによれば、SIMD型命令のデータタイプをロード命令により指定するステップと、前記ロード命令で特定されるデータをレジスタにロードするステップと、前記ロード命令で指定されるデータタイプを、前記レジスタに対応させて記憶するステップとをコンピュータに実行させることを特徴とする。

【0020】これにより、データをレジスタにロードする際に、データタイプを区別することが可能となり、データタイプに対応した命令を演算種別ごとに用意する必要がなくなることから、SIMD型命令の命令数を減らすことが可能となる。また、請求項10記載の命令プログラムによれば、SIMD型命令のデータタイプをロード命令により指定するステップと、前記ロード命令で特定されるデータをレジスタにロードするステップと、前記ロード命令で指定されるデータタイプを、前記レジスタに対応させて記憶するステップと、前記レジスタにロードされたデータを、前記データタイプとともに演算器に入力するステップと、前記データタイプに基づいて、前記演算器に演算処理を行わせるステップとをコンピュータに実行させることを特徴とする。

【0021】これにより、ロード命令をデータタイプごとに用意するだけで、データタイプを区別することが可能となり、SIMD型命令の命令数を減らすことが可能となるとともに、単一の命令を与えるだけで、データタイプに応じた演算を行うことが可能となることから、多種多様な演算を少ない命令数で行うことが可能となる。

【0022】また、請求項11記載の命令プログラムによれば、SIMD型命令のデータタイプをロード命令により指定するステップと、前記ロード命令で特定されるデータを入力レジスタにロードするステップと、前記ロード命令で指定されるデータタイプを、前記入力レジ

10

20

30

40

50

(5)

7

タに対応させて記憶するステップと、前記入力レジスタにロードされたデータを、前記データタイプとともに演算器に入力するステップと、前記データタイプに基づいて、前記演算器に演算処理を行わせるステップと、前記演算処理結果を出力レジスタに記憶するステップと、前記演算処理結果に対応したデータタイプを、前記出力レジスタに対応させて記憶するステップとをコンピュータに実行させることを特徴とする。

【0023】これにより、演算結果に応じてデータタイプを更新することが可能となり、演算処理によりデータタイプが変わる場合においても、データタイプの整合性を維持することができる。

【0024】

【発明の実施の形態】以下、本発明の実施形態に係るプロセッサについて、図面を参照しながら説明する。図1は、本発明の第1実施形態に係るプロセッサの概略構成を示すブロック図である。

【0025】図1において、データメモリ1にはデータが格納され、ロード命令に従って、データをレジスタファイル2にロードしたり、レジスタファイル2のデータを格納したりする。レジスタファイル2には、レジスタ2a～2cが設けられるとともに、データタイプ記憶領域3が設けられている。ここで、データタイプ記憶領域3は、レジスタ2a～2cごとに設けられ、これらのレジスタ2a～2cに対応して、データタイプ記憶領域3a～3cが設けられている。

【0026】図2は、本発明の第1実施形態に係るレジスタ2a～2cの構成例を示す図である。図2において、レジスタ2a～2cには、例えば、32ビットのデータ記憶領域11が設けられ、データ記憶領域11には、2ビット分のデータタイプ記憶領域12が付加されている。

【0027】ここで、データタイプとして、例えば、8ビットの4パックデータ、16ビットの2パックデータ、32ビットのデータ、浮動少数点形式データの4種類が設けられ、データタイプを識別するための識別データとして、8ビットの4パックデータには“00”、16ビットの2パックデータには“01”、32ビットのデータには“10”、浮動少数点形式データには“11”が割り当てられている。

【0028】そして、8ビットの4パックデータがデータ記憶領域11に格納されると、データタイプ記憶領域12には、そのデータ記憶領域11に対応して“00”が格納され、16ビットの2パックデータがデータ記憶領域11に格納されると、データタイプ記憶領域12には、そのデータ記憶領域11に対応して“01”が格納され、32ビットのデータがデータ記憶領域11に格納されると、データタイプ記憶領域12には、そのデータ記憶領域11に対応して“10”が格納され、浮動少数点形式データがデータ記憶領域11に格納されると、デ

8

ータタイプ記憶領域12には、そのデータ記憶領域11に対応して“11”が格納される。

【0029】SIMD演算器4は、レジスタファイル2、データタイプ記憶領域3および命令デコーダ5に接続されている。そして、レジスタファイル2に記憶されているデータを、データタイプ記憶領域3に記憶されているデータタイプとともに読み込み、そのデータタイプに応じた演算を行う。そして、その演算結果をレジスタファイル2に出力するとともに、その演算結果に対応したデータタイプをデータタイプ記憶領域3に出力する。

【0030】命令デコーダ5は、プログラムメモリ6から読み出された命令コードに基づいて、レジスタファイル2、データタイプ記憶領域3およびSIMD演算器4を制御する制御信号を発生する。プログラムメモリ6には、命令コードが格納され、命令コードを命令デコーダ5に出力する。ここで、ロード命令は、データタイプごとに用意される。

【0031】図3は、本発明の第1実施形態に係る命令の一例を示す図である。図3において、ロード命令は、図2の8ビットの4パックデータ、16ビットの2パックデータ、32ビットのデータおよび浮動少数点形式データに対応して、4種類の命令LDPB、LDPW、LDDW、LDFSが設けられる。また、加算や減算などの演算命令は、異なるデータタイプに共通に設けられる。

【0032】次に、図1のプロセッサの動作について説明する。プログラムメモリ6からロード命令が読み出されると(①)、命令デコーダ5は、ロード命令を解読する。そして、データメモリ1から読み出されたデータを(④)、ロード命令で指定されたレジスタ2a～2cに記憶させる(②)。ここで、ロード命令は、データタイプごとに設けられ、命令デコーダ5は、ロード命令からデータタイプを判別する。そして、データが記憶されたレジスタ2a～2cに対応するデータタイプ記憶領域3a～3cに、そのデータタイプを記憶させる(③)。

【0033】例えば、ロード命令のニーモニックが図3のLDPBであり、このロード命令により、レジスタファイル2中のレジスタ2aが入力レジスタとして指定されているとすると、命令デコーダ5は、このニーモニックLDPBを解読することにより、ロード対象となるデータが図2の8ビットの4パックデータと判別し、そのデータタイプの識別データとして“00”を取得する。

【0034】そして、命令デコーダ5は、この8ビットの4パックデータをデータメモリ1から読み出させ、レジスタファイル2のレジスタ2aに記憶させるとともに、このレジスタ2aに対応して設けられているデータタイプ記憶領域3aに“00”を記憶させる。これにより、ロード命令をデータタイプごとに設けるだけで、レジスタ2a～2cに記憶されるデータのデータタイプを判別することが可能となる。

(6)

9

【0035】次に、プログラムメモリ6から演算命令が読み出されると(⑤)、命令デコーダ5は、その演算命令を解釈し、SIMD演算器4に制御信号を出力する

(⑥)。SIMD演算器4は、命令デコーダ5から制御信号が出力されると、そこで指定されているレジスタ2a~2cからデータを取り込むとともに(⑦)、そのレジスタ2a~2cに対応するデータタイプ記憶領域3a~3cからデータタイプを取り込む(⑧)。そして、そのデータタイプに従ったデータのSIMD演算を行い、指定されたレジスタ2a~2cにその演算結果を記憶させるとともに(⑨)、その出力先のレジスタ2a~2cに対応するデータタイプ記憶領域3a~3cにデータタイプを記憶させる(丸10)。

【0036】例えば、プログラムメモリ6から加算命令が読み出され、この加算命令で、レジスタファイル2中のレジスタ2a、2bが入力レジスタとして指定され、レジスタ2cが出力レジスタとして指定されているものとする。この場合、命令デコーダ5は、SIMD演算器4に加算指示を行うとともに、レジスタ2a、2bを入力レジスタとして指定し、レジスタ2cを出力レジスタとして指定する。

【0037】SIMD演算器4は、レジスタ2a、2bが入力レジスタとして指定されると、レジスタ2a、2bからデータを読み込むとともに、そのレジスタ2a、2bに対応したデータタイプ記憶領域3a、3bからデータタイプを読み込む。そして、SIMD演算器4は、このデータタイプに従って、レジスタ2a、2bのデータを加算し、その加算結果をレジスタ2cに出力するとともに、そのレジスタ2cに対応したデータタイプ記憶領域3cにデータタイプを出力する。

【0038】ここで、演算命令はデータタイプに共通に設けられ、命令デコーダ5は、プログラムメモリ6から演算命令が送られると、加算や乗算などの指示のみをSIMD演算器4に送るとともに、入力レジスタと出力レジスタを指示する信号をレジスタファイル2に送る。そして、SIMD演算器4は、命令デコーダ5からの演算の指示に基づいて、演算対象となるデータのデータタイプを判断するのではなく、データタイプ記憶領域3a~3cに記憶されているデータに基づいて、演算対象となるデータのデータタイプを判断する。

【0039】これにより、データタイプに対応した命令を、加算、減算、乗算などの演算種別ごとに用意する必要がなくなり、SIMD型命令の命令数を減らすことが可能となる。なお、データタイプ記憶領域3に記憶されるデータタイプは、ロード命令で指定するだけでなく、SIMD演算器4による演算結果に基づいて更新するようにしてもよい。

【0040】図4は、本発明の第2実施形態に係るデータタイプの更新方法を示す図である。図4において、16ビットの2パックデータa0、a1がデータ記憶領域

10

11aに記憶されるとともに、データタイプ識別データ“01”がデータタイプ記憶領域12aに記憶され、16ビットの2パックデータb0、b1がデータ記憶領域11bに記憶されるとともに、データタイプ識別データ“01”がデータタイプ記憶領域12bに記憶され、これらのデータの乗算を行うものとする。

【0041】この場合、a0とb0との乗算により32ビットのデータが生成され、その32ビットの乗算結果a0×b0がデータ記憶領域11cに記憶されるとともに、a1とb1との乗算により32ビットのデータが生成され、その32ビットの乗算結果a1×b1がデータ記憶領域11dに記憶される。ここで、データ記憶領域11a、11bに記憶されているデータは16ビットの2パックデータ、データ記憶領域11c、11dに記憶されるデータは32ビットのデータであるため、演算前後でデータタイプが異なっている。

【0042】このため、SIMD演算器4は、データタイプ記憶領域12a、12bに記憶されているデータタイプ識別データ“01”を更新し、データタイプ記憶領域12c、12dには、32ビットのデータに対応したデータタイプ識別データ“10”を記憶する。これにより、演算結果に応じてデータタイプが変わる場合においても、データタイプごとに異なった命令を与えることなく、データタイプの整合性を維持することが可能となり、データタイプ記憶領域12c、12dを参照するだけで、その後の処理を適切に行うことが可能となる。

【0043】図5は、本発明の第3実施形態に係る演算方法を示す図である。図5において、32ビットのデータaがデータ記憶領域21aに記憶されるとともに、8ビットの4パックデータb0、b1、b2、b3がデータ記憶領域21bに記憶されている。ここで、32ビットのデータaと8ビットの4パックデータb0、b1、b2、b3との加算を、32ビットのデータaのうちの8ビット分と8ビットの4パックデータb0、b1、b2、b3との加算と定義し、これらのデータの加算を図1のSIMD演算器4で行えるようにする。

【0044】そして、SIMD演算器4に加算命令が出力されると、SIMD演算器4は、上記の定義に従って、データ記憶領域21aのデータaと、データ記憶領域21bのデータb0、b1、b2、b3との加算を行う。そして、これら異なるデータタイプ同士の加算結果として、a+b0、a+b1、a+b2、a+b3が得られると、これらの加算結果を8ビットの4パックデータとして、データ記憶領域21cに記憶する。

【0045】これにより、命令数を増やすことなく、演算のバリエーションを増やすことができ、プログラムのコード効率を向上させることが可能となる。

【0046】

【発明の効果】以上説明したように、本発明によれば、ロード命令をデータタイプごとに用意するだけで、デー

(7)

11

タイプを区別することが可能となり、演算処理の多様性を損なうことなく、SIMD型命令の命令数を減らすことが可能となる。

【図面の簡単な説明】

【図1】本発明の第1実施形態に係るプロセッサの概略構成を示すブロック図である。

【図2】本発明の第1実施形態に係るレジスタの構成例を示す図である。

【図3】本発明の第1実施形態に係る命令の一例を示す図である。

【図4】本発明の第2実施形態に係るデータタイプの更新方法を示す図である。

【図5】本発明の第3実施形態に係る演算方法を示す図である。

12


【図6】従来のMMXテクノロジーのデータタイプを示す図である。

【図7】従来の命令コードの一例を示す図である。


【符号の説明】

- 1 データメモリ
- 2 レジスタファイル
- 2 a ~ 2 c レジスタ
- 3 データタイプ
- 3 a ~ 3 c、1 2 データタイプ記憶領域
- 10 4 SIMD演算器
- 5 命令デコーダ
- 6 プログラムメモリ
- 1 1 データ記憶領域

【図1】




【図2】




【図3】

機能	ニーモニック
ロード	LDPB, LDPW, LODM, LDFS
加算	ADD
減算	SUB
サチュレーション付き加算	ADDS
サチュレーション付き減算	SUBS
⋮	⋮


【図5】



【図4】



【図7】



(8)

【図6】

